Vom SoC-Design zum Silizium: CMOS-Prozess und Verknüpfungen

Das Design eines System-on-Chip (SoC) ist nur der erste Schritt bei der Erstellung eines physischen Mikrochips.Haben Sie sich jemals gefragt, wie sich ein digitaler Entwurf tatsächlich in einen physischen Siliziumwafer verwandelt?Dieser Kurs entmystifiziert den Post-SoC-Designfluss und schließt die Lücke zwischen dem High-Level-Design und dem physischen CMOS-Herstellungsprozess. Sie erhalten ein solides Grundverständnis dafür, wie Schaltungslayouts in modernen Halbleitergießereien vorbereitet, verifiziert und hergestellt werden. Was Sie lernen: Verstehen Sie die grundlegenden Schritte des CMOS-Herstellungsprozesses von Siliziumwafer bis zur endgültigen Verpackung; Erklären Sie die kritischen Verknüpfungen zwischen physischem SoC-Design, Layoutgenerierung und Herstellung; Anwenden von Design Rules Checking (DRC) und Layout Versus Schematic (LVS) Konzepten, um die Designintegrität zu gewährleisten; Identifizieren Sie die Schlüssel Erfahren Sie mehr über die physikalischen Komponenten einer CMOS-Zelle, einschließlich Wells, aktiven Regionen, Gates und Verbindungen; Lernen Sie die Grundlagen der modernen Fertigungsherausforderungen, einschl. Der Kurs beginnt mit der wesentlichen Halbleiterterminologie und grundlegenden Definitionen, bevor Sie Schritt für Schritt durch die Layoutverifizierung, Maskenerzeugung und die physikalische Chemie der CMOS-Herstellung geführt werden. Sie werden von theoretischen Konzepten zu praktischen Industriestandard-Workflows übergehen, die vollständig durch klare, schriftliche Erklärungen und konzeptionelle Übungen erfasst werden.Dieser Kurs wurde speziell für Anfänger entwickelt und erfordert keine Vorkenntnisse in der Halbleiterherstellung oder fortgeschrittenen Elektronik. Starten Sie noch heute Ihre Reise in die physische Welt der Silizium-Chip-Fertigung.