Arquitectura de CPU RISC-V y Depuración de Hardware

Comprender cómo un procesador ejecuta código a nivel de hardware es esencial para los desarrolladores de sistemas modernos y los entusiastas del hardware. Este curso, solo de texto, te guía a través del funcionamiento interno de la arquitectura RISC-V analizando la ejecución en el mundo real y depurando estados del procesador. Lo que aprenderás: * Comprender las instrucciones fundamentales de ensamblaje RISC-V y los estados de los registros de la CPU; * Analizar el comportamiento del procesador durante la ejecución utilizando flujos de trabajo de depuración; * Rastrear el acceso a memoria, los niveles de privilegio y las interrupciones de hardware; * Configurar entornos de emulación virtual para probar y depurar código de bajo nivel de forma segura; * Examinar extensiones modernas de RISC-V, incluyendo procesamiento vectorial e instrucciones comprimidas. Comenzando con los conceptos centrales de la arquitectura de la CPU y los conceptos básicos de ensamblaje, progresarás al rastreo de instrucciones y la resolución de problemas de ejecución utilizando interfaces de depuración estándar como GDB y QEMU. Este curso está diseñado para principiantes interesados en arquitectura de computadoras, sistemas embebidos o co-diseño de hardware-software, sin requerir experiencia previa en hardware. Comienza a leer hoy mismo para desmitificar cómo las CPU ejecutan código "under the hood".