Synteza ASIC, STA i projekt fizyczny: przepływy Cadence i Synopsys

Pogłębienie wiedzy na temat procesu projektowania półprzewodników jest niezbędne do rozpoczęcia udanej kariery w inżynierii VLSI. Ten kurs tekstowy prowadzi przez cały przepływ projektowania ASIC, wypełniając lukę między językami opisu sprzętu a fizyczną implementacją krzemu. Zbadasz, w jaki sposób projekty logiczne są tłumaczone, optymalizowane i weryfikowane przy użyciu standardowych metodyk branżowych. Poprzez jasne pisemne wyjaśnienia, praktyczne przykłady skryptów i uporządkowane podziały koncepcyjne, opanujesz podstawowe etapy syntezy i układu fizycznego. Dowiesz się, jak definiować ograniczenia czasowe, zarządzać dystrybucją zegara i rozwiązywać problemy z fizycznym routingiem przy zachowaniu integralności projektu. Czego się nauczysz: - Zrozum pełny przepływ projektowania ASIC od RTL do GDSII, zaczynając od podstawowej terminologii VLSI i koncepcji na poziomie bramy. - Skonfiguruj logiczne ograniczenia syntezy i uruchom przepływy syntezy za pomocą Cadence Genus i Synopsys Design Compiler. - Analizuj ścieżki taktowania i wykonuj statyczną analizę taktową (STA), aby rozwiązać problemy z konfiguracją, zatrzymaniem i luzem. - Wdrażaj fizyczne etapy projektowania, w tym planowanie podłogowe, umieszczanie, syntezę drzewa zegarowego (CTS) i routing za pomocą Innovus i ICC2. - Zastosuj scenariusze Multi-Corner Multi-Mode (MCMM) i napisz podstawowe skrypty Tcl dla zautomatyzowanych budżetów czasowych. - Wykonaj fizyczną weryfikację i logiczne kontrole równoważności, aby zapewnić poprawność projektu po układzie. Kurs zaczyna się od podstawowych definicji bibliotek, reguł projektowania i koncepcji czasowych, zanim przejdzie systematycznie przez logiczną syntezę, fizyczne rozmieszczenie i zamknięcie czasu. Będziesz studiować realistyczne scenariusze projektowe i wykonywać ćwiczenia pisemne, aby utrwalić zrozumienie przepływów narzędzi Cadence i Synopsys. Kurs przeznaczony jest dla początkujących, studentów elektroniki i początkujący inżynierowie VLSI starających się zbudować silne teoretyczne i praktyczne podstawy w projektowaniu fizycznym. Nie jest wymagane wcześniejsze doświadczenie ze specjalistycznymi narzędziami EDA, chociaż zalecana jest podstawowa znajomość logiki cyfrowej. Rozpocznij naukę już dziś i opanuj podstawy nowoczesnej implementacji chipów.