Синтез ASIC, STA и физическая конструкция: потоки Cadence и Synopsys

Углубление вашего понимания процесса разработки полупроводников имеет важное значение для успешной карьеры в области разработки VLSI. Этот текстовый курс проложит вам путь через весь процесс проектирования ASIC, ликвидируя разрыв между языками описания оборудования и физической реализацией кремния. Вы изучите, как логические конструкции переводятся, оптимизируются и проверяются с использованием отраслевых стандартных методологий. Благодаря четким письменным объяснениям, практическим примерам сценариев и структурированным концептуальным разбивкам вы освоите основные этапы синтеза и физического макета. Вы узнаете, как определять ограничения времени, управлять распределением часов и решать проблемы физической маршрутизации при сохранении целостности конструкции. Что вы узнаете: - Понять полный процесс проектирования ASIC от RTL до GDSII, начиная с фундаментальной терминологии VLSI и концепций уровня ворот. - Настройте ограничения логического синтеза и запустите потоки синтеза с использованием компилятора Cadence Genus и Synopsys Design. - Анализ путей временного отображения и выполнение статического анализа времени (STA) для устранения нарушений настройки, удержания и снижения. - Реализация этапов физического проектирования, включая планирование пола, размещение, синтез часового дерева (CTS) и маршрутизацию с использованием Innovus и ICC2. - Применять сценарии Multi-Corner Multi-Mode (MCMM) и писать основные Tcl-скрипты для автоматизированных бюджетов времени. - Проведение физической проверки и проверки логической эквивалентности для обеспечения правильности проектирования после компоновки. Курс начинается с основных определений библиотек, правил проектирования и концепций синхронизации, а затем систематически проходит логический синтез, физическое размещение и закрытие синхронизатора. Вы изучите реалистичные сценарии проектирования и выполните письменные упражнения, чтобы укрепить свое понимание как Cadence, так и Synopsys. Этот курс предназначен для начинающих, студентов электроники и начинающих инженеров VLSI, стремящихся построить прочную теоретическую и практическую основу в физическом проектировании. Не требуется предыдущего опыта работы со специализированными инструментами ЭОД, хотя рекомендуется базовое понимание цифровой логики. Начните обучение сегодня и освоите основы современной реализации микросхем.