ASIC Synthesis, STA, and Physical Design: Cadence and Synopsys Flows (bằng tiếng Anh).

Tìm hiểu sâu hơn về thiết kế bán dẫn là cần thiết để khởi động một sự nghiệp thành công trong kỹ thuật VLSI. Chương trình học dựa trên văn bản này hướng dẫn bạn qua toàn bộ dòng thiết kế ASIC, nối kết khoảng cách giữa ngôn ngữ mô tả phần cứng và thực hiện silicon vật lý. Bạn sẽ khám phá cách các thiết kế logic được dịch, tối ưu hóa và xác minh bằng cách sử dụng các phương pháp tiêu chuẩn công nghiệp. Qua những lời giải thích rõ ràng, ví dụ kịch bản thực tế, và các phân tích khái niệm có cấu trúc, bạn sẽ làm chủ các giai đoạn cốt lõi của tổng hợp và bố trí vật lý. Bạn sẽ học cách xác định các ràng buộc thời gian, quản lý phân phối đồng hồ, và giải quyết các thách thức định tuyến vật lý trong khi duy trì tính toàn vẹn thiết kế. Bạn sẽ học được: - Hiểu được toàn bộ quy trình thiết kế ASIC từ RTL đến GDSII, bắt đầu với thuật ngữ VLSI cơ bản và các khái niệm cấp cổng. - Cấu hình các ràng buộc tổng hợp logic và chạy các luồng tổng kết bằng cách sử dụng Cadence Genus và Synopsys Design Compiler. - Phân tích các đường dẫn thời gian và thực hiện Phân phối thời gian tĩnh (STA) để giải quyết các vi phạm thiết lập, giữ và lỏng lẻo. - Thực hiện các giai đoạn thiết kế vật lý bao gồm quy hoạch sàn, bố trí, tổng hợp cây đồng hồ (CTS) và định tuyến bằng Innovus và ICC2. - Apply Multi-Corner Multi-Mode (MCMM) scenarios and write foundational Tcl scripts for automated timing budgets. - Thực hiện kiểm tra xác minh vật lý và logic tương đương để đảm bảo thiết kế đúng sau thiết kế. Chương trình bắt đầu với các định nghĩa cơ bản của thư viện, quy tắc thiết kế và khái niệm thời gian trước khi chuyển hệ thống thông qua tổng hợp logic, bố trí vật lý và đóng thời gian. Bạn sẽ nghiên cứu các kịch bản thiết kế thực tế và hoàn thành các bài tập viết để củng cố hiểu biết của bạn về cả Cadence và Synopsys tool flows. Chương trình này được thiết kế cho người mới bắt đầu, sinh viên điện tử, và các kỹ sư VLSI tham vọng tìm kiếm để xây dựng một nền tảng lý thuyết và thực tiễn mạnh trong thiết kế vật lý. Không cần kinh nghiệm trước với các công cụ EDA chuyên dụng, mặc dù một hiểu biết cơ bản về logic kỹ thuật số được khuyến nghị. Bắt đầu học hôm nay và làm chủ các nền tảng của việc triển khai chip hiện đại.